若贝FPGA仿真工具

若贝是一款非常小巧的FPGA图形化设计仿真工具。开发这款软件的目的一方面是简化FPGA的设计，达到设计FPGA就如同搭积木一样的简单；另一方面是让设计硬件变得非常灵活，允许用户在搭积木的同时，可以输入自己的算法实现。这款软件从硬件设计中抽象出4个基本的元素：模块，端口，代码段和连接线。所有设计都可以由这4种元素组合而成。这款软件非常的小，经过少许改动就可以实现跨平台设计，甚至可以将该软件嵌入到PDA手机上。若贝虽然小（只有20M），但是具备一个仿真工具所应该具备的所有功能，比如由图形化设计生成代码，纠错，代码查看和编译，仿真，波形分析，以及编程式控制界面操作。

对比其他的业内软件，Robei具有一些与众不同的特点：
1.非常简单的操作界面，学习起来很容易上手。
2.跨平台设计思维，整个软件基于目前非常流行的QT平台。
3.利用世界上非常知名的开源工具Icarus Verilog做编译器，速度非常的快和稳定。
4.集成了波形分析工具，分析波形速度非常的快。
5.软件可以帮助设计者提早发现一些硬件接口的错误。
6.用户可以利用命令行模式取代鼠标操作。
7.用户可以利用类似属性编辑器的工具进行编辑每个元素的数据。
8.现代化的用户操作界面，反应速度非常的快。
9.软件非常的小，执行过程中只占用非常小的内存资源（《100M）.
10.现在的版本只支持仿真，用户可以利用生成的代码加入FPGA厂家的工具，进行综合和下载。
11.多语言支持，目前支持中文和英文。